СХЕМОТЕХНИКА.
ЛАБОРАТОРНАЯ РАБОТА 6.
РЕАЛИЗАЦИЯ СХЕМЫ ДВОИЧНОГО СЛОЖЕНИЯ НА ПЛАТЕ ALTERA DE0.
КАФЕДРА ИВТ, КРСУ

Бонусная лабораторная работа
1. Цели лабораторной работы

В лабораторной работе 5 мы создали схему для отображения 4-битного цифрового входного сигнала (заданного с помощью набора тумблеров) на 7-сегментном индикаторе. В этой лабораторной работе мы реализуем схему сложения двух 4-битных двоичных входных данных и отобразим ответ в десятичном виде на двух 7-сегментных дисплеях. (ПРИМЕЧАНИЕ. *Все двоичные числа в этой лабораторной работе представлены без знака*.)

2. Предварительная подготовка

Посмотрите на рис. 1. Мы будем использовать тумблеры, имеющиеся на плате DE0, для задания двух 4-битных входных данных. Каждый набор из четырех переключателей представляет одно двоичное число. Входы подключены к блоку, который складывает два числа. Результат сложения отображается в виде двух десятичных цифр (для этой цели используется двоично-десятичное или BCD-представление). Например, если мы добавим число 7 (двоичное число 0111) и число 5 (двоичное число 0101), результатом будет 12, и он будет отображаться в виде двух десятичных цифр, 1 и 2, после преобразования результата в две десятичные цифры, каждая в двоичном формате, используя блок модуля **bcd_converter**. Две десятичные цифры подаются на соответствующий 7-сегментный дисплей. Два 4-битных входа также отображаются с помощью двух 7-сегментных дисплеев.

ПРИМЕЧАНИЕ. Прочтите остальную часть документа перед подключением схемы, как показано на рис. 1. Ниже приведены инструкции, которые сэкономят вам много времени.




Рис. 1. Сумматор с BCD-индикатором

3. Проектирование
Создайте новый проект и назовите его Lab_6. Создайте новый Block Design File файл и сохраните его как **lab06.bdf**. Этот block design файл будет файлом проекта верхнего уровня; то есть этот

файл будет содержать ссылки на все другие подфайлы, которые будут скомпилированы и смоделированы для этой лабораторной работы.

3.1 Преобразователь 7-сегментного кода (seven_seg_decoder)

Используйте семисегментный декодер с 4-битным входом и 7-битным выходом из лабораторной работы №5 для отображения 4-битного числа на 7-сегментном индикаторе. Скопируйте файлы с расширением .bsf и .v для символа, который вы хотите использовать, в папку проекта.

ПРИМЕЧАНИЕ: при выполнении последней лабораторной работы вам пришлось выполнять утомительную работу по созданию и назначению всех входов и выходов. Таким образом, вместо того чтобы добавлять новые символы так же, как вы добавляете любой новый компонент, проще скопировать уже проделанную работу и использовать ее повторно. Для этого просто откройте файл lab5_1.bdf. Выберите все компоненты и провода, затем просто скопируйте их (Ctrl+C). Затем в свой текущий дизайн просто вставьте (Ctrl+V) их. Важно скопировать файл .bsf и соответствующий файл .v в каталог вашего проекта, чтобы ваш проект скомпилировался. Скомпилируйте свой проект один раз и исправьте все ошибки, которые могут возникнуть, прежде чем копировать назначения выводов.

Quartus сохраняет назначения контактов в файле с расширением .qsf. Перейдите в папку lab5_1 и откройте файл lab5_1.qsf в текстовом редакторе, например Notepad++. Выберите информацию о выводе и скопируйте ее, как показано на рисунке 2.




Рис. 2. Информация о пинах (выводах) из lab5_1.

Затем перейдите в папку проекта Lab06 и откройте там файл с расширением .qsf в текстовом редакторе. Вставьте информацию о назначении контактов в конец файла и сохраните ее. Затем снова скомпилируйте свой проект. Теперь все готово для изменения вашего проекта. Следует добавить еще два компонента.

3.2 4-битный сумматор

В этой лабораторной работе вам необходимо использовать 4-битный сумматор, который вам предоставлен. Загрузите файлы **`full_adder.bdf`** и **`adder_4bit.bdf`**, а также их соответствующие файлы **.bsf** в каталог Lab06 из файлов, находящихся в папке с лабораторными заданиями. Полный сумматор используется 4-битным сумматором для сложения. Функция этого блока состоит в том, чтобы сложить два 4-битных числа. Его выход представляет собой 4-битное число и «бит переноса» C0, или, другими словами, пятибитное число. «Бит переноса» Ci задается с помощью SW0.

3.3. Двоично-десятичный преобразователь

Этот блок преобразует выходные данные сумматора в виде двух десятичных цифр, каждая из которых представлена с помощью 4 битов, и таким образом создается восемь выходных данных для двух 7-сегментных индикаторов. Например, вывод N2X0 является младшим значащим битом (X0) десятичной цифры N2, а {N2X3 N2X2 N2X1 N2X0} соответствуют четырем битам, которые представляют этот разряд десятков. Этот блок следует создать с использованием Verilog (см. пункт Q4 ниже).

3.4 Проверка BCD сумматора

Проверьте работу сумматора


Контрольные вопросы

Q1. Сложите следующие двоичные числа и запишите их в десятичном формате:

Сложение двух двоичных числа a3 a2 a1 a0 + b3 b2 b1 b0	Двоичный результат C0 S3 S2 S1 S0	Десятичное представление N2 N1 (X3 X2 X1 X0) (X3 X2 X1 X0)
1001 + 0111	10000	16
1011 + 1001		
1110 + 0101		
0010 + 1110		
1101 + 1011		

Q2. Изучите пятибитное двоичное представление результата (C0, S3, S2, S1, S0) из вышестоящей таблицы. Следует представить каждую двоичную комбинацию этого результата в

виде двух десятичных цифр. Завершите заполнение следующей таблицы, которая представляет результат такого преобразования.



C0	S3	S2	S1	S0	Decimal		N2X3	N2X	N2X	N2X	N1X	N1X	N1X	N1X
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
0	0	0	0	1	0	1	0	0	0	0	0	0	0	1
0	0	0	1	0	0	2	0	0	0	0	0	0	1	0
0	0	0	1	1	0	3	0	0	0	0	0	0	1	1
0	0	1	0	0	0	4	0	0	0	0	0	1	0	0
0	0	1	0	1	0	5	0	0	0	0	0	1	0	1
0	0	1	1	0	0	6	0	0	0	0	0	1	1	0
0	0	1	1	1	0	7	0	0	0	0	0	1	1	1
0	1	0	0	0	0	8	0	0	0	0	1	0	0	0
0	1	0	0	1	0	9	0	0	0	0	1	0	0	1
0	1	0	1	0	1	0	0	0	0	1	0	0	0	0
0	1	0	1	1	1	1	0	0	0	1	0	0	0	1
0	1	1	0	0	1	2	0	0	0	1	0	0	1	0
0	1	1	0	1	1	3	0	0	0	1	0	0	1	1
0	1	1	1	0	1	4	0	0	0	1	0	1	0	0
0	1	1	1	1	1	5	0	0	0	1	0	1	0	1
1	0	0	0	0	1	6	0	0	0	1	0	1	1	0

1	0	0	0	1											
1	0	0	1	0											
1	0	0	1	1											
1	0	1	0	0											
1	0	1	0	1											
1	0	1	1	0											
1	0	1	1	1											
1	1	0	0	0											
1	1	0	0	1											
1	1	0	1	0											
1	1	0	1	1											
1	1	1	0	0											
1	1	1	0	1											
1	1	1	1	0											
1	1	1	1	1											

Q3. Приведите логические выражения для N2X3, N2X2, N2X1, N2X0, N1X3, N1X2, N1X1 и N1X0 как функцию от C0, S3, S2, S1 и S0:

N2X3 =

N2X2 =

N2X1 =

N2X0 =

N1X3 =

N1X2 =

N1X1 =

N1X0 =

Q4. Напишите код на Verilog code, реализующий Binary Coded Decimal (BCD) конвертер, используя оператор `assign` (см. раздел **3.3)**:

```
module
      input …
      output …
      assign …
endmodule
```

APPENDIX:

DE0 pin outs:

Table 4.2. Pin assignments for the pushbutton switches

Signal Name	FPGA Pin No.	Description
BUTTON [0]	PIN_ H2	Pushbutton[0]
BUTTON [1]	PIN_ G3	Pushbutton[1]
BUTTON [2]	PIN_ F1	Pushbutton[2]

Table 4.3. Pin assignments for the LEDs

Signal Name	FPGA Pin No.	Description
LEDG[0]	PIN_J1	LED Green[0]
LEDG[1]	PIN_J2	LED Green[1]
LEDG[2]	PIN_J3	LED Green[2]
LEDG[3]	PIN_H1	LED Green[3]
LEDG[4]	PIN_F2	LED Green[4]
LEDG[5]	PIN_E1	LED Green[5]
LEDG[6]	PIN_C1	LED Green[6]
LEDG[7]	PIN_C2	LED Green[7]
LEDG[8]	PIN_B2	LED Green[8]
LEDG[9]	PIN_B1	LED Green[9]

Table 4.1. Pin assignments for the slide switches

Signal Name	FPGA Pin No.	Description
SW[0]	PIN_J6	Slide Switch[0]
SW[1]	PIN_H5	Slide Switch[1]
SW[2]	PIN_H6	Slide Switch[2]
SW[3]	PIN_G4	Slide Switch[3]
SW[4]	PIN_G5	Slide Switch[4]
SW[5]	PIN_J7	Slide Switch[5]
SW[6]	PIN_H7	Slide Switch[6]
SW[7]	PIN_E3	Slide Switch[7]
SW[8]	PIN_E4	Slide Switch[8]
SW[9]	PIN_D2	Slide Switch[9]

Table 4.4. Pin assignments for the 7-segment displays.

		Description
H EX0_D[0]	PIN_EII	Seven Segment Digit 0[0]
H EX0_D[1]	PIN_F11	:2even :3egment Digit 0[1]
H EX0_D{2]	PIN_H 12	Seven :2egment Digit 0[2]
H EX0_D[3]	PIN_H 13	Seven Segment Digit 0[3]
H EX0_D[4]	PIN_G12	Seven Segment Digit 0[4]
H EX0_D[*]	PIN_F12	Seven Segment Digit 0[*]
H EX0_D[6]	PIN_F13	:2even :3egment Digit 0[6]
HEX0 DP	PIN D 13	Seven Segment Decimal P0int 0
H EX1_D[0]	PIN_A13	Seven Segment Digit 1[0]
H EX1_D[1]	PIN_613	Seven Segment Digit 1[1]
H EX1_D{2]	PIN_C13	Seven Segment Digit 1[2]
H EX1_D{3]	PIN_A14	Seven :2egment Digit 1[3]
H EX1 D[4]	PIN 614	Seven :2egment Digit 1[4]
H EX1_D[5]	PIN_E14	Seven Segment Digit 1[5]
H EX1_D[6]	PIN_A15	Seven Segment Digit 1[6]
HEX1_DP	PIN_615	Seven Segment Decimal Paint 1
H EX2_D[0]	PIN_D15	Seven :2egment Digit 2[0]
H EX2 D[1]	PIN A16	Seven :2egment Digit 2[1]
H EX2_D[2]	PIN_616	Seven Segment Digit 2[2]
H EX2_D{3]	PIN_E15	Seven Segment Digit 2[3]
H EX2_D[4]	PIN_A17	Seven Segment Digit 2[4]
H EX2_D[5]	PIN_617	Seven :2egment Digit 2[5]
H EX2_D[6]	PIN_F14	Seven :2egment Digit 2[6]
HEX2_DP	PIN_A18	Seven Segment Decimal Paint 2
H EX3_D[0]	PIN_618	Seven Segment Digit 3[0]
H EX3_D[1]	PIN_F15	Seven Segment Digit 3[1]
H EX3_D[2]	PIN_A19	Seven Segment Digit 3[2]
H EX3_D[3]	PIN_619	Seven Segment Digit 3[3]
H EX3_D[4]	PIN_C19	:3even Segment Digit 3[4]

H EX3_D[*]	PIN_D 19	Seven Segment Digit 3[5]
H EX3_D[6]	PIN_G15	Seven Segment Digit 3[6]
HEX3_DP	PIN_G16	Seven Segment Decimal Point 3